科学探索|清华团队取得小尺寸晶体管研究重大突破率先实现亚1纳米栅长清华团队取得小尺寸晶体管研

几十年来，科学家和工程师们一直在努力缩小晶体管的尺寸，且主流芯片制造商已将其最小特征收缩到仅数十个原子的程度。尽管近年来的制程工艺迭代已经有所放缓，但半导体行业的“摩尔定律”并未就此划上句点。此前许多人认为，5nm 会是晶体管栅极的一个极限。但由清华大学集成电路学院任天令教授带领的一支团队，刚刚在这方面取得了重大的研究突破。

文章图片

扩展数据 - 图3：0.34 nm 栅长侧壁晶体管的 EDS 成像
据悉，晶体管栅极控制着电流从源极到漏极的流动，而所谓的量子隧道效应会会对它们的预期作用产生阻碍。
考虑到这方面的物理特性，一些研究团队选择了基于石墨烯和碳纳米管等材料的探索方向，但距离功能设备的构建仍有很长一段路要走。

文章图片

论文标题 - 《栅极长度小于 1nm 的垂直型二硫化钼晶体管》
好消息是，在本周三（3 月 9 日）出版的《自然》（Nature）期刊上，清华研究团队介绍了其打造的具有史上最小栅极长度的晶体管。
而这项里程碑式的成就，得益于对石墨烯和二硫化钼材料的结合 —— 将之堆叠成两阶楼梯状的结构而实现。
以下是清华大学集成电路学院的官方报道（传送门）：
【集成电路学院任天令团队在小尺寸晶体管研究方面取得重大突破 - 首次实现亚1纳米栅长晶体管】

文章图片

图1 - 亚1纳米栅长晶体管结构示意图
近日，清华大学集成电路学院任天令教授团队在小尺寸晶体管研究方面取得重大突破，首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。
晶体管作为芯片的核心元器件，更小的栅极尺寸能让芯片上集成更多的晶体管，并带来性能的提升。Intel公司创始人之一的戈登·摩尔（Gordon Moore）在1965提出：
【科学探索|清华团队取得小尺寸晶体管研究重大突破率先实现亚1纳米栅长】“集成电路芯片上可容纳的晶体管数目，每隔18-24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律” 。
过去几十年晶体管的栅极尺寸在摩尔定律的推动下不断微缩，然而近年来，随着晶体管的物理尺寸进入纳米尺度，造成电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，这使得新结构和新材料的开发迫在眉睫。
根据信息资源词典系统（IRDS2021）报道，目前主流工业界晶体管的栅极尺寸在12nm以上，如何促进晶体管关键尺寸的进一步微缩，引起了业界研究人员的广泛关注。

文章图片

图2 - 随着摩尔定律的发展，晶体管栅长逐步微缩，本工作实现了亚1纳米栅长的晶体管
学术界在极短栅长晶体管方面做出了探索。2012年，日本产业技术综合研究所在国际电子器件大会（IEDM）报道了基于绝缘衬底上硅实现V形的平面无结型硅基晶体管，等效的物理栅长仅为3纳米。
2016年，美国的劳伦斯伯克利国家实验室和斯坦福大学在《科学》（Science）期刊报道了基于金属性碳纳米管材料实现了物理栅长为1纳米的平面硫化钼晶体管。

科学探索|清华团队取得小尺寸晶体管研究重大突破 率先实现亚1纳米栅长

科学探索|清华团队取得小尺寸晶体管研究重大突破率先实现亚1纳米栅长